

3年	科目	計算機工学 I	講義	通年	担当	長澤 正氏 勝呂 元美
電子制御工学科		Computer Engineering I	必修	2履修単位		NAGASAWA Masashi SUGURO Motoyoshi
授業の概要						
<p>本講義では実践的な論理回路設計の能力を身につける事を目標とする。前期には、2学年の計算機基礎で学習した論理回路の知識をもとに、基本的な組み合わせ回路、順序回路の設計法について述べる。後期には基本的な回路を組み合わせた応用例、ストップウォッチや信号機などのシーケンサについて述べる。また、実際の設計ではデバイスの遅延時間やセットアップタイム、ホールドタイムなどを考慮しなければならないこと、フェイルセーフの考え方などについて述べる。また、後半ではVHDL言語による回路の設計を学ぶ。講義ではいくつかの設計課題が出される。課題は演習室のコンピュータ上で回路を作成し、実際にFPGAを使って回路を実現し動作確認するという実践的な方法で実施される。</p>						
本校学習・教育目標(本科のみ)	○	1	技術者の社会的役割と責任を自覚する態度			
		2	自然科学の成果を社会の要請に応じて応用する能力			
		3	工学技術の専門的知識を創造的に活用する能力			
		4	豊かな国際感覚とコミュニケーション能力			
		5	実践的技術者として計画的に自己研鑽を継続する姿勢			
プログラム学習・教育目標(プログラム対象科目のみ)						
実践指針(専攻科のみ)						
授業目標						
<p>1. デコーダ、8bit加算器などの組み合わせ回路が設計できる。  2. n進カウンタなどの基本的な順序回路が設計できる。  3. 交通信号のようなシーケンス制御回路や、ストップウォッチ程度の論理回路が設計できる。  4. 前述のような基礎的な回路をVHDL言語で設計できる。</p>						
授業計画						
第1回	ガイダンス	ガイダンス、2進数、ブール代数、カルノー図の復習				
第2回	ゲート回路	ゲート回路、ド・モルガンの定理の復習				
第3回	フリップフロップ	フリップフロップの種類、エッジトリガ型の動作				
第4回	論理デバイスの特	TTL,CMOS,PLD等のICの種類と内部の回路、ファンイン、ファンアウト				
第5回	論理デバイスの特	スレショルド電圧、遅延時間、セットアップ、ホールドタイム				
第6回	論理設計ツール	quartus-IIの使い方				
第7回	前期中間試験	論理回路の基礎				
第8回	試験の解説	試験解答の返却と解説				
第9回	組み合わせ回路の設計	7セグメントLEDデコーダの設計				
第10回	組み合わせ回路の設計	7セグメントLEDデコーダの設計演習(FPGAで)				
第11回	組み合わせ回路の設計	加算回路				
第12回	組み合わせ回路の設計	加算回路の設計演習				
第13回	カウンタ	同期回路、2のn乗進カウンタ、N進カウンタの設計演習				
第14回	カウンタ	リングカウンタ、ジョンソンカウンタ、夏休み課題の提示				
第15回	前期末試験					
第16回	試験の解説	試験解答の返却と解説、夏休みの課題の解説				
第17回	順序回路の設計方	どんな順序回路にも対応できる設計方法				
第18回	同期式の回路	ほとんどのデジタル回路は同期式、非同期の欠点(リップルキャリー)				
第19回	スイッチの入力	チャタリング、チャタリング除去、同期回路、エッジ検出回路				
第20回	非同期回路の短所	なぜ非同期回路が良くないのか。ハザードとは、回路への影響、回避の方法				
第21回	設計演習	シーケンス回路(焦電センサ回路)のFPGA演習				
第22回	設計演習	タイマ、ストップウォッチ回路のFPGA演習				
第23回	後期中間試験					
第24回	試験の解説	試験解答の返却と解説				
第25回	VHDL言語	ハードウェア記述言語とは、基本構文				
第26回	VHDL言語	VHDL言語でのチャタリング除去回路の設計演習				
第27回	VHDL言語	Case When文、7セグメントLEDデコーダの設計演習				
第28回	VHDL言語	VHDL言語での加算回路の設計演習				
第29回	VHDL言語	コンポーネント文の学習、8bit Adderの設計演習				
第30回	VHDL言語	プロセス文の学習、10進カウンタの設計演習、1000進カウンタの演習				
第31回	学年末試験					
第32回	試験の解説	試験解答の返却と解説				
評価方法と基準	定期試験の成績を70%、課題30%として評価する。 受講態度が著しく悪い者、追試を前提とした無気力な答案を提出した者については追試を行わない。					
教科書等	配布プリント、「VHDLによるハードウェア設計入門(長谷川裕添)」CQ出版					
備考	<p>1. 試験や課題レポート等は、JABEE、大学評価・学位授与機構、文部科学省の教育実施検査に使用することがあります。  2. 授業参観される教員は当該授業が行われる少なくとも1週間前に教科目担当教員へ連絡してください。</p>					